學習啦 > 實用范文 > 報告總結(jié) > 學習總結(jié) > 通信工程開題報告范文

通信工程開題報告范文

時間: 雪錦826 分享

通信工程開題報告范文

  通信工程(也作電信工程,舊稱遠距離通信工程、弱電工程)是電子工程的一個重要分支,電子信息類子專業(yè),同時也是其中一個基礎學科。作為通信工程專業(yè)的你知道開題報告怎么寫嗎?下面是學習啦為大家?guī)淼耐ㄐ殴こ涕_題報告范文,僅供參考。

  通信工程開題報告范文1:

  1、目的及意義(含國內(nèi)外的研究現(xiàn)狀分析)

  近年來,無線通信由于具有覆蓋地域廣、通信距離遠、通信容量大、傳輸質(zhì)量好和具有多址聯(lián)接能力等優(yōu)點,己成為現(xiàn)代信息社會的一種重要通信手段。數(shù)字調(diào)制技術作為這個領域中極為重要的一個方面,也得到了迅速發(fā)展。由于DPSK相對于ASK、FSK、CPSK等有許多優(yōu)勢,目前在數(shù)字通信中,人們廣泛采用2DPSK 調(diào)制解調(diào)技術。

  FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。

  目前以硬件描述語言(Verilog 或 VHDL)所完成的電路設計,可以經(jīng)過簡單的綜合與布局,快速的燒錄至 FPGA 上進行測試,是現(xiàn)代 IC 設計驗證的技術主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復雜一些的組合功能比如解碼器或數(shù)學方程式。在大多數(shù)的FPGA里面,這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。目前FPGA的生產(chǎn)廠家有Altera、Xilinx、Actel、Lattice等,其中Altera和Xilinx主要生產(chǎn)一般用途FPGA,其主要產(chǎn)品采用RAM工藝。Actel主要提供非易失性FPGA,產(chǎn)品主要基于反熔絲工藝和FLASH工藝。時至今日,F(xiàn)PGA市場的主要業(yè)者僅剩數(shù)家,包括Altera、Xilinx(賽靈思,過去稱為:智霖科技)、Actel、Atmel、Lattice、QuickLogic等,但是Altera、Xilinx在其中獨占鰲頭。就是說,除此之外第三家FPGA業(yè)者,很難有竄頭的機會。話雖如此,但FPGA領域依然有新興業(yè)者出現(xiàn),例如Achronix Semiconductor、MathStar等。且除了單純數(shù)字邏輯性質(zhì)的可程序邏輯裝置外,混訊、模擬性質(zhì)的可程序邏輯裝置也展露頭角,相信這些都能為可程序化芯片帶來更多的發(fā)展動能。

  本設計中來編寫調(diào)制解調(diào)的是VHDL語言,VHDL的英文全寫是:VHSIC(Very High Speed Integrated Circuit)Hardware Description Language.翻譯成中文就是超高速集成電路硬件描述語言,誕生于1982年。VHDL語言很多特點:功能強大、設計靈活;強大的系統(tǒng)硬件描述能力;支持廣泛、易于修改;獨立于器件的設計、與工藝無關;很強的移植能力;易于共享和復用。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言 。

  2、基本內(nèi)容和技術方案

  2.1 基本內(nèi)容

  在通信系統(tǒng)中,2DPSK(二進制相對移位鍵控)方式占有非常重要的地位,而運用FPGA來實現(xiàn)2DPSK的調(diào)制和解調(diào),也是一種非常常見的方法。

  本次畢業(yè)設計,我的題目是“基于FPGA的2DPSK數(shù)字調(diào)制解調(diào)系統(tǒng)設計”,所以,本次設計內(nèi)容包含兩個方面:

  (1)對2DPSK的原理及應用的研究:2DPSK方式即是利用前后相鄰碼元的相對載波相對值去表示數(shù)字信息的一種方式。由于其相對于ASK、FSK、PSK方式有優(yōu)勢,2DPSK被廣泛采用,并成為CCITT建議選用的一種數(shù)字調(diào)制方式。

  (2)對FPGA平臺、VHDL語言及相關軟件的了解和運用:FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。VHDL的英文全名是 Very-High-Speed Integrated Circuit HardwareDescription Language,翻譯成中文就是超高速集成電路硬件描述語言,誕生于1982年。ISE系列軟件是Xilinx公司推出的集成EDA開發(fā)工具,它支持Xilinx公司的所有CPLD/FPGA產(chǎn)品。

  2.2 技術方案

  (1)2DPSK信號的產(chǎn)生:2DPSK是通過碼變換加2PSK調(diào)制產(chǎn)生的,這種方法是把原基帶信號經(jīng)過絕對碼—相對碼變換后,用相對碼進行2PSK調(diào)制,其輸出便是2DPSK信號,其方框圖如下:

  (2)2DPSK信號的解調(diào):2DPSK信號的解調(diào)方法有兩種,分別是極性比較法和相位比較法。在極性比較法電路中,輸入2DPSK信號,經(jīng)極性比較法電路解調(diào),還原的是相對碼,再經(jīng)過相對碼—絕對碼變換器,由相對碼還原成絕對碼,得到原絕對碼基帶信號;相位比較法的基本原理是將接收到的前后碼元所對應的調(diào)相波進行相位比較,它是以前一碼元的載波相位作為后一碼元的參考香味,所以稱為相位比較法或者差分檢測法。

  3、進度安排

  第 1~3 周: 完成任務書及開題報告任務書

  第 4~5 周: 完成英譯漢

  第 6~7 周: 對題目進行認真構思,并查找相關資料

  第 7~8 周: 編寫VHDL程序

  第 9 周: 對程序進行檢查修改,并對整個設計工作做期中檢查

  第 10 周: 完成對仿真結(jié)果的分析與比較。

  第11~12周: 完成并修改畢業(yè)論文。

  第13~14周: 準備論文答辯。

  4、參考文獻(略)

  通信工程開題報告范文2:

  系 (院) 信息工程系 年級 2011級

  專 業(yè) 通信工程 班級 1班

  學生姓名 *** 學號 1114110109

  指導教師 *** 職稱 講師

  濱州學院教務處

  二〇一四年十二月

  開題報告填表說明

  1.開題報告是畢業(yè)設計(論文)過程規(guī)范管理的重要環(huán)節(jié),是培養(yǎng)學生嚴謹務實工作作風的重要手段,是學生進行畢業(yè)設計(論文)的工作方案,是學生進行畢業(yè)設計(論文)工作的依據(jù)。

  2.學生選定畢業(yè)設計(論文)題目后,與指導教師進行充分討論協(xié)商,對題意進行較為深入的了解,基本確定工作過程思路,并根據(jù)課題要求查閱、收集文獻資料,進行畢業(yè)實習(社會調(diào)查、現(xiàn)場考察、實驗室試驗等),在此基礎上進行開題報告。

  3.課題的目的意義,應說明對某一學科發(fā)展的意義以及某些理論研究所帶來的經(jīng)濟、社會效益等。

  4.文獻綜述是開題報告的重要組成部分,是在廣泛查閱國內(nèi)外有關文獻資料后,對與本人所承擔課題研究有關方面已取得的成就及尚存的問題進行簡要綜述,并提出自己對一些問題的看法。

  5.研究的內(nèi)容,要具體寫出在哪些方面開展研究,要突出重點,實事求是,所規(guī)定的內(nèi)容經(jīng)過努力在規(guī)定的時間內(nèi)可以完成。

  6.在開始工作前,學生應在指導教師幫助下確定并熟悉研究方法。

1233454